【CNMO 科技消息】有观察认为，三星电子已就下一代 DRAM 的单元结构定下方向，将从现行的 6F （6F Square）转向 4F （4F Square）。随着继续缩小半导体线宽的既有微缩方式逼近极限，转而改变 DRAM 单元本身的排布结构，在相同面积内集成更多单元，成为新的思路。
业内普遍把 4F Square 视为从平面 DRAM 迈向真正 3D DRAM 的 " 跳板 "。4F Square 同样在经历 2 到 3 代之后会遭遇进一步微缩的瓶颈，因此有观点预计，进入 2030 年代后，将出现像 NAND 闪存那样把存储单元垂直堆叠、达到 100 层以上的 3D DRAM 时代。
据市场调研机构 TechInsights 在 17 日发布的信息，目前 DRAM 半导体市场的主流是 10 纳米级第五代（1b）DRAM。三星电子、SK 海力士、美光等主要存储三厂正在开发并量产 10 纳米级第六代（1c）DRAM 工艺，当前正以 DDR5 DIMM 等服务器产品为中心扩大应用。DRAM 按照微缩工艺路线，依次经历 1x、1y、1z、1a、1b、1c、1d 等代际。1a 为 12 到 13 纳米级，1c 为 11 纳米级，10 纳米级第七代（1d）DRAM 被视为真正意义上的 10 纳米技术。此后将进入一位数纳米的 0 系列（0a、0b 等）。三星电子与 SK 海力士目前各自推进 1d DRAM 开发，目标是最早在今年年底到明年年初之间量产。
三星电子与 SK 海力士预计在 1d DRAM 之前仍会维持既有 6F Square 结构，通过扩大 EUV 应用和优化单元结构来延续微缩。问题出现在向 10 纳米以上推进之后。DRAM 需要以电荷形式存储数据的电容器，很难单纯靠不断缩小线宽来推进，单元越小，在有限空间内实现足以存储电荷的电容器就越困难，工艺难度也随之急剧上升。因此存储厂商正从单纯缩小线宽的思路，转向改变单元排布与结构本身，4F Square 正是其中的代表。
简单来说，4F Square 就是缩小单个 DRAM 单元所占的底面面积。这里的 F 指以半导体电路最小线宽为基准的设计单位。目前常用的 6F Square 结构中，排布一个单元需要相当于最小线宽 6 倍的面积，而 4F Square 把这一数值降到 4 倍左右。在线宽相同的前提下，理论上单元面积可比过去减少约三分之一，从而在同一块晶圆上集成更多存储单元。
TechInsights 预计，2026 到 2028 年的 1c、1d 世代将维持 6F Square 结构，随后在 2028 到 2031 年的 0a、0b 世代，出现 9 到 8 纳米级的 4F Square 以及垂直沟道、键合 DRAM 等技术。TechInsights 副总裁崔正东在日前于水原举行的 "SEMI 会员日 2026" 上表示，2028 到 2029 年正式登场的 0a 节点，将成为三大 DRAM 厂商技术战略分化的分水岭。他说，三星电子、SK 海力士、美光目前都沿着基于 6F Square 结构缩小线宽的相似路线前进，但 0a 之后，各厂商会根据何时、以何种方式引入 4F Square、键合 DRAM 和 3D DRAM 而出现差异。他还提到，除三星电子、SK 海力士、美光之外，中国长鑫存储也在围绕包括 4F Square 和 3D DRAM 在内的下一代单元结构开发相关技术。
