三星电子正大力宣传其最先进内存硬件在性能和能效方面的提升，以期在竞争中超越 SK 海力士和美光科技。
当地时间 8 月 4 日，三星电子在 FMS 年度存储行业峰会上，正式宣布了 zHBM 和 zNAND-O 两款概念产品，以及业界首款采用晶圆键合技术、堆叠层数超过 400 层的 V10 BV-NAND。
其中，zHBM 将高带宽内存直接垂直堆叠于 AI 加速器芯片之上，性能预计约为下一代 HBM5 的 8 倍。
上述技术发布正值内存行业竞争白热化之际。华尔街见闻提及，SK 海力士携手闪迪在大会上，联合发布高带宽闪存（HBF）全球首个标准规范。
HBF 技术定位于高带宽内存（HBM）与固态硬盘（SSD）之间的新型存储层级，旨在同时解决 AI 推理场景下的带宽瓶颈与容量扩展难题。
zHBM，颠覆传统封装架构
zHBM 是此次发布中最受市场关注的技术愿景。
在现有设计中，HBM 内存堆叠与 AI 芯片通过硅中介层并排集成于同一封装内，业界通常称之为 2.5D 封装。AMD、英伟达等公司均采用这一方案用于高端 AI 应用。
三星的 zHBM 则打破了这一范式，将 HBM 直接垂直堆叠于 AI 加速器芯片之上。
三星表示，通过大幅缩短数据在 AI 处理器与内存之间的传输距离，zHBM 可提供更高带宽和更优异的能效，满足大规模 AI 训练与推理对超高速数据处理的需求。
根据三星披露的规格，结合下一代晶圆键合技术，zHBM 的内存密度可达 HBM5 的 10 倍以上，能效提升 3 倍，热阻降低逾 50%。
该技术还支持客制化 IP 集成，可在内存与 AI 加速器之间的中间层嵌入定制设计，进一步扩展内存容量并提升加速器性能。
三星将该技术的量产时间预期设定在 2029 年前后，目前尚未就 HBM5 或 zHBM 给出明确的量产时间表。
与此同时，三星表示已于今年 2 月率先实现基于 1c DRAM 工艺及 4 纳米基底裸片的 HBM4 量产，并于 5 月首批向全球客户发货 HBM4E 样品。
对标 HBF，面向边缘 AI 的高带宽闪存方案 zNAND-O
三星同步推出了 zNAND-O，这是该公司基于 V-NAND 技术构建的下一代高性能 NAND 解决方案，目标量产时间为 2028 年，将提供四层和八层两种版本。
从技术路径来看，zNAND-O 与 SK 海力士和闪迪此前开发的高带宽闪存（HBF）概念相近，同样采用 TSV 和 UCIe 接口。
但据三星官员介绍，两者的应用定位存在本质差异：
HBF 的设计初衷是在服务器端填补 AI 加速器旁侧的内存分层空缺，而 zNAND-O 的定位是在端侧设备中存储大型模型，以便与 NPU 交互。
三星表示，zNAND-O 凭借高空间效率、改善的 I/O 性能和低延迟特性，专为支持实时、数据密集型 AI 应用的边缘 AI 环境而优化。
V10 BV-NAND，业界首款 400 层以上晶圆键合闪存
三星此次还发布了 V10 BV-NAND，这是其历史上首款采用晶圆键合（Bonding V-NAND）架构的 3D NAND 产品。
距三星于 2013 年 Flash Memory Summit 上发布业界首款 V-NAND 技术，时隔 13 年后，这一里程碑式更新正式亮相。
V10 BV-NAND 堆叠层数超过 400 层，通过晶圆键合技术垂直堆叠存储单元，存储密度较上一代 V9 提升约 58%。
此外，该产品在读取、写入和 I/O 性能方面均优于前代，旨在为未来 AI 系统和应用提供高性能、大容量的 NAND 支撑。
全栈 AI 内存布局，从 HBM 到 PIM 与企业级存储
除上述前沿概念产品外，三星还在本次展会上系统性展示了其现有 AI 内存与存储产品组合及路线图，涵盖 HBM4E、HBM5、LPDDR5X-PIM 以及 PM1763 等产品线。
其中，LPDDR5X-PIM 是业界首款搭载存算一体（Processing-in-Memory）技术的 LPDDR 内存，支持在内存内部直接执行数据处理，可同时提升数据搬运效率与功耗表现。
企业级存储方面，三星展示了面向 AI 数据中心日益增长存储需求的 PM1763 和 BM1773 解决方案。
作为全球唯一一家在内存、晶圆代工和先进封装领域均具备行业领先能力的整合元件制造商（IDM），三星将上述产品定位于一站式端到端 AI 基础设施解决方案，意图帮助客户缩短开发周期，加速差异化 AI 半导体产品的市场导入。
