AMD 称 MI455X 为其 " 先进程度飞跃的 AI 加速器 "。从展示情况看，无论是在芯片层面还是机架规模层面，这都旨在对抗英伟达在 AI 计算领域的主导地位。
芯片架构与制程工艺
MI455X 是一款拥有 3200 亿个晶体管的大型芯片，采用先进封装技术。四个加速器复合介（XCD）通过混合键合堆叠在一个 Fabric and Cache Die（FCD）之上。随后，两个 FCD 分别通过台积电 CoWoS-L 技术与六个 HBM4 存储堆栈、两个 I/O die 互连。
这种 Chiplet 设计使 AMD 能在 XCD 上使用最先进的台积电 2N Gate-All-Around ( GAA ) 制程，以最大化功耗和性能收益；而 FCD 和 I/O die 则采用台积电 N3P 工艺制造。
CDNA 5 架构发生显著转变，基本构建块由 " 计算单元 " 更名为 " 工作组处理器 "（WGP）。MI455X 上的 WGP 数量保持 256 个不变，但每个 WGP 的吞吐量远高于前代 MI355X，以提供巨大的性能提升。
编程模型方面，波前（wavefront）宽度从 64 调整为 32。AMD 表示，这一改变改善了指令延迟、分支发散惩罚和寄存器压力，并增加了与不同张量瓦片大小交互的灵活性。
性能表现与内存优势
相比 CDNA 4，CDNA 5 的理论峰值浮点运算次数（FLOPS）翻倍，部分场景下甚至达到四倍。MI455X 在推理常用的低精度格式上优势明显，OCP MXFP8 和 MXFP4 格式的吞吐量理论上比 MI355X 快 4 倍。
缓存与内存层次结构也经过深度修改。CDNA 4 上的大型 Infinity Cache 被放弃，取而代之的是每个 FCD 上 96MB 的共享 L2 缓存（总计 192MB）。AMD 表示，MI455X 的 L2 带宽是 MI355X 的 3 倍。
关键升级在于主内存架构转向 HBM4。MI455X 配备 12 个 HBM4 堆栈，提供 432GB 内存容量和每 GPU 23.3 TB/s 的带宽。相比之下，英伟达首款 Rubin GPU 仅配备 288GB HBM4，带宽为 22 TB/s。在 72 个 GPU 的 Helios 机架中，MI455X 的聚合 HBM 容量达 31.1 TB，比 Vera Rubin 的 20.7 TB 高出 50%。
此外，CDNA 5 引入了改进的张量数据移动器（TDM），支持直接从 DRAM 移动数据到 WGP LDS 缓存，并为内存读取添加组播支持，以降低功耗并提高有效带宽。
市场展望
尽管纸面数据亮眼，AMD 承认实际性能取决于软件优化。不过，凭借 Helios 架构的 72 GPU 一致域及显著的显存优势，AMD 在 AI 数据中心竞赛中更具竞争力。本周，AMD 已宣布与微软和 Anthropic 达成关键交易。随着下半年下一代产品交付，AI 计算领域的竞争预计将进一步升温。
【星途科讯 图文丨欧阳布布 首发于 ZAKER 科技，转载请注明出处】
