首款韬定律逻辑折叠芯片量产，麒麟 9050 让华为旗舰手机玩出什么新花样？

电路折起来，旗舰手机的创新空间也被打开。

三年前，麒麟芯片回归。三年后，问题已经变成回来之后，还能走多远？

全新基于韬定律的麒麟 9050 系列给出了一个新的工程答案。作为华为首款采用逻辑折叠技术的麒麟芯片，麒麟 9050 Pro 通过跨层重新设计电路，缩短数据传输距离，寻找芯片持续升级的空间，也为搭载韬定律芯片的华为手机提供了更强大的算力基础。

本周，华为终端创新技术沟通会上，华为终端 BG CTO 李小龙分享了旗舰产品背后的技术进展。持续迭代的背后，是长期研发投入：2025 年，华为研发投入 1923 亿元，研发费用率达 21.8%；2016 年至 2025 年，累计研发投入 13820 亿元。

这些投入在终端侧形成了覆盖影像、屏幕、可靠、定位和声音五大方向的技术体系，包括 XMAGE 华为睿影、灵珑屏、灵盾防窥屏、昆仑玻璃、玄武架构、天工铰链系统、星迹定位、静谧通话和华为悦彰的代际进展。

支撑旗舰体验持续升级的麒麟芯片，也有了新的进展。在技术沟通会上，华为半导体业务无线终端芯片产品管理部部长徐松余透露，下一代 " 麒麟 2027" 芯片已经在华为手上，迄今测试结果都符合预期。

从逻辑折叠的关键路径，到 Mate 90 系列的端侧 AI、影像和显示，再到下一代芯片的验证进展，华为正在回答同一个问题，新的芯片设计空间，如何变成旗舰手机的新能力，又如何延续到下一代？

5000 万混合键合，麒麟「逻辑折叠」的关键

韬定律指导下的麒麟芯片，是华为 Mate 系列新旗舰手机功能创新和体验提升的基石，其中最受关注的是首款量产的逻辑折叠芯片麒麟 9050 Pro。

逻辑折叠改变的是芯片的布局方式。按照华为的解释，团队从一开始就采用三维视角，将多颗 Die 作为一个完整芯片协同设计，根据逻辑关系分层布局，再用密集的垂直互连连接起来。原来需要沿平面绕行的数据，可以获得更短的传输路径。

这对应着华为提出的韬定律，把创新焦点放到时间缩微，通过压缩信号传播和计算等待的时间，提升系统效率。对于芯片而言，晶体管的速度和数据抵达计算单元的速度，共同影响最终性能。

不过，电路要有效折起来，层间互连必须足够密。麒麟 9050 系列的互连规模超过 5000 万混合键合、超过 500 万有效信号互连。大量信号连接的价值，在于让跨层布局拥有足够的通信通道。

徐松余介绍，麒麟 9050 Pro 顶层金属间距为 720 纳米，这一代混合键合间距做到 1.5 微米。按照华为的研究，混合键合间距与顶层金属间距的比例小于 3，是实现有效逻辑折叠的重要条件。

这意味着，设计自由度依赖制造能力。键合间距进一步缩小，单位面积可以提供更多连接，才能让更多逻辑模块参与跨层布局。

华为公布的晶体管密度提升 53.5%，也是理解这次变化的一个结果指标。但对于跨层布局带来的密度变化，此次沟通会没有给出对应的等效制程结论。

更需要关注的是，华为韬定律指导下的逻辑折叠，把优化范围从单层电路扩大到跨层布局，也把竞争门槛延伸到互连、设计工具和制造协同。

麒麟 9050 的量产，说明华为已经把这套方法推进到产品，价值也已经体现。

对于麒麟 9050 Pro 计算系统而言，逻辑折叠设计可以缩短关键路径距离，改善性能和能效。相比传统二维平面设计，逻辑折叠可以缩短时钟走线、改善时钟偏斜、降低时钟树深度，减少时钟分配开销。关键路径得到改善，又为降低工作电压、节省功耗提供了条件。

根据华为公布的数据，在逻辑折叠与新一代架构等优化下，对比搭载麒麟 9030 Pro 的 Mate 80 Pro Max，搭载麒麟 9050 Pro 的 Mate 90 Pro Max，CPU 主频提升 12.7%，性能提升 25%，GPU 性能提升 40%、功耗降低 45%，NPU 算力提升 140%、功耗降低 66%。

以 CPU 子系统为例，跨层布局直接触及影响主频的关键路径。徐松余在麒麟芯片技术分享会上表示，CPU 核心与 L1、L2 Cache 之间存在典型关键路径，逻辑折叠让相关电路可以在上下两层布局，通过混合键合连接，获得提升频率的空间。

因此，理解这项技术，既要看能容纳多少晶体管，也要看电路之间怎样连接。即使缓存容量没有继续增加，缩短关键路径仍可能带来收益。缓存最终做多大，则取决于芯片的产品定义。

但底层的技术创新，如何转化为华为 Mate 系列新旗舰最终的用户体验？关键取决于新增能力怎样分配给具体任务。

从 30B 模型到实时影像，麒麟 9050 拓展旗舰手机的 AI 能力

端侧 AI 就是一个例子。麒麟 9050 Pro 的新一代达芬奇架构 NPU，相比上一代麒麟 9030 Pro 性能提升 140%、功耗降低 66%。

这些数字体现了新一代计算平台的变化。但让手机完成多步任务，还要同时解决模型存储、计算调度和应用配合的问题。

30B 模型在手机端运行的难点很直接，内存有限，手机也无法长期承受高功耗。若将 300 亿参数全部按 4 比特存储，仅权重就约需 15GB。麒麟 9050 系列采用多级存算协同，把参与计算的热专家加载到 DDR，不需要参与当前计算的专家保留在 Flash，再配合低比特量化，降低运行内存需求。

经过系统级的优化，麒麟 9050 系列在新增占用不到 2.5GB 内存的情况下就能运行 30B MoE 大模型。

在此基础上，场景自适应方案还会根据任务复杂度调整参与计算的参数规模。硬件、模型与应用共同决定每次任务需要动用多少资源，让手机有机会把有限内存和功耗用于更复杂的任务。

这支撑了华为 Mate 90 Pro Max 更好的本地 AI 体验，比如图库整理，用户表达意图后，手机无需联网就能理解需求、拆解步骤，完成分类和相册建立。这比单独增加一个 AI 入口，更接近手机 Agent 的使用逻辑。

影像的变化，同样发生在处理链路内部。

新一代麒麟 9050 系列的 AI ISP 在 ISP 内部引入像素专用 NPU，并与外部通用 NPU 协同。随着视频算法增加，原有处理链路需要更多模块交互，时延会成为画质升级的约束。双引擎架构通过并行处理，减少排队和交互开销。

据介绍，相关处理时延可控制在 16.7 毫秒以内，对应 4K 60 帧视频每帧约 16.7 毫秒的时间预算。它解决的是高画质处理能否及时完成，让算法升级进入连续拍摄体验。

Mate 90 系列的显示创新，同样展现了华为从芯片到手机的协同创新。第二代灵珑屏采用双层 OLED，但高亮度之外，低亮度下的均匀性和色彩校准也需要精细处理。

华为终端 BG CTO 李小龙介绍，显示驱动芯片 DDIC 的存储空间有限，难以容纳更多校准数据。华为让麒麟 SoC 参与补偿，高亮度时发挥 DDIC 的功耗优势，低亮度等需要精细校准的场景，由 SoC 与显示芯片共同处理。

从端侧模型到影像和显示，芯片的价值在整条处理链路中体现。逻辑折叠提供了新的性能与能效空间，而模型、ISP 架构和屏幕校准各自还有独立创新。

下一代麒麟芯片已经在手，量产之后还要跨过哪些门槛？

逻辑折叠的进一步演进，又会将华为手机的创新推向何方？这要先回到麒麟芯片的演进。

在被问到未来逻辑折叠可以折多少层时，徐松余没有给出层数上限。不过他透露：" 麒麟 2027 的芯片现在已经在我们的手上了，而且到目前为止，所有的测试结果都符合我们的预期。"

下一代麒麟逻辑折叠芯片已经进入实物测试阶段，是其产品路线图向前推进的关键一步。

据了解，麒麟逻辑折叠芯片演进的方向包括混合键合间距继续缩小、增加互连、让更多模块参与折叠，以及探索更多层和优化设计工具。

但每代产品是否需要更多层、更大缓存或更高频率，仍由产品需求决定。徐松余强调，芯片团队与华为手机团队联合定义，从用户体验目标倒推整机指标，再确定芯片规格、架构和技术手段。

这也解释了为什么不能把逻辑折叠的演进简化成不断增加层数。手机需要在性能、功耗和成本之间取舍，新增设计空间的价值，是提供更多实现目标的选择。

当然，逻辑折叠还有两个绕不开的工程问题，散热和良率。

对于散热，徐松余强调，缩短通信距离和关键路径能够降低通信功耗，从整体能效上获得改善。这提供了减少热量产生的思路。具体到不同负载下的温度、局部热点和持续性能，仍需要结合热设计与测试结果判断。

至于良率，华为将与产业伙伴共同提升。

在研发回顾中，徐松余提到，探索初期工具、流程和方法都存在空白，能否取得性能与能效收益、能否高良率规模量产，也有不确定性。随着各阶段结果符合甚至超出预期，团队才逐步建立信心。

由此看，逻辑折叠的门槛贯穿设计与制造。工具链、跨层优化、能耗控制和测试，需要产业伙伴持续配合。徐松余也明确表示，" 没有一家企业可以独自解答所有的答案。"

麒麟 9050 Pro 已经为华为 Mate 90 旗舰打开了一部分新空间，更复杂的端侧任务、更及时的影像处理，以及更精细的系统协同。下一代芯片的进展，则让这条路线有了继续向前的依据。

华为接下来要兑现的，是把跨层布局获得的收益，持续转化为可量产、成本可承受、用户可感知的产品。首款麒麟逻辑折叠芯片证明了这条路可以走，华为旗舰手机的持续迭代，将会决定它能走多远。雷峰网